Quantcast
Viewing all articles
Browse latest Browse all 7252

【半導体研磨材料】日立化成、「ナノセリアスラリー」の生産能力を5倍に増強

  日立化成(株)は、約30億円を投じ、半導体研磨材料「ナノセリアスラリー」の生産能力を、2018年夏をめどに約5倍に増強する。日立化成の「ナノセリアスラリー」は、半導体デバイスの回路形成工程で用いられる研磨材料、CMPスラリー*1の新製品で、従来品に比べて研磨時に半導体基板上に生じる傷(研磨傷)を低減できるため、こうした傷に起因する回路の欠け・断線を防ぐことができ、半導体デバイスの微細な回路形成を実現することができる。
 スマートフォンやタブレットPC等の高機能化に伴い、これらの製品に搭載される半導体デバイスの高密度化・微細化が進んでいる。例えば半導体ロジック*2の最小回路幅は、2017年時点で十数nmであったが、2020年には数nm程度になると予想される*3。半導体デバイスの回路は、数種類の絶縁層と金属層を複数回重ねることにより形成するが、緻密な回路を形成するためには、積層時に発生する凹凸を研磨・平坦化する必要があり、この研磨・平坦化にCMPスラリーが用いられている。半導体デバイスの高密度化・微細化に伴い、回路の幅や間隔が狭くなると、研磨の際に半導体基板に傷が生じた場合、回路の欠け・断線につながることが懸念される。そのためCMPスラリーには研磨傷を低減できる技術が求められていた。
 そこで日立化成は独自の微粒子合成技術により、粒子径が数nmの微細な砥粒を開発し、その砥粒を用いた「ナノセリアスラリー」の量産を、2013年より開始した。日立化成の「ナノセリアスラリー」は同社従来品と比べて、半導体基板の研磨傷を10分の1程度に低減することができる。
 昨今の高精細な半導体デバイスの需要増加に伴い、「ナノセリアスラリー」へのニーズが高まったことを受け、日立化成は約30億円を投じ、新たな量産設備を導入する。「ナノセリアスラリー」の製造拠点である山崎事業所(勝田)(所在地:茨城県ひたちなか市)の能力増強に加え、アジア地域の半導体メーカーのニーズに即時に対応するために、台湾の子会社であるHitachi Chemical Electronic Materials (Taiwan) Co., Ltd. (所在地:台湾台南市)で「ナノセリアスラリー」の量産を新たに開始する。これらの増強により、「ナノセリアスラリー」の生産能力は約5倍に増加する。
 日立化成は今回の増強を機に、3D-NAND*4等の半導体メモリーや半導体ロジック等、今後成長が見込まれる分野に対して、「ナノセリアスラリー」の拡販をさらに進めていく。また、今後も伸び筋製品への積極的な投資を通じて、グローバルトップシェア事業を拡大していく。

*1 CMP(Chemical Mechanical Planarization:化学的機械研磨)とは、半導体デバイスの回路形成工程で発生した凹凸を研磨、平坦化する技術。CMPスラリーはこの回路形成工程の研磨、平坦化に用いられる材料で、砥粒と液体で構成される材料。
*2 半導体デバイスのうち、計算する役割を持つ集積回路
*3 同社調べ
*4 半導体デバイスのうち記憶する役割をもつ、半導体メモリーの一種。3D-NANDはデータを記憶するセルが垂直に重なった3次元の構造を有し、従来の2次元構造のメモリーよりも大きい容量のデータを記憶することが可能。


Viewing all articles
Browse latest Browse all 7252

Trending Articles